반도체 기초 - 트랜지스터, MOSFET

트랜지스터란 '전송하다'라는 뜻의 Transfer와 '저항 소자'라는 뜻의 Varistor의 합성어로, 전기전도성을 가지면서도 저항의 역할을 하는 소자(또는 전류 증폭)를 말합니다. 간단하게는 전류를 흐르거나 흐르지 않게 할 수 있는 스위치입니다. 

 

트랜지스터는 기본적으로 MOS(Metal-Oxide-Semiconductor, 금속-산화막-반도체)의 구조로 이루어져 있고, MOSFET 으로 동작합니다. MOS의 구조가 어떻게 동작하는지, 트랜지스터가 어떻게 이루어져 있는지, 어떤 모습으로 변화했는지 정리해 보았습니다.

 

반도체 기초 - 반도체란 무엇인가

반도체 기초 - 진성반도체, P형, N형, PN접합

반도체 기초 - FinFET, GAA, MBCFET, CFET, Forksheet

---

1. MOS Capacitor

트랜지스터에 대해 알기 전에, 기본적으로 MOS capacitor에 대해 알고 가야 합니다. MOS 란 금속(Metal) - 산화막(Oxide) - 반도체(Semiconductor)로 이루어진 구조를 말합니다. capacitor(축전기) 란 건전지와 같은 개념으로, 전기를 저장하는 소자를 말합니다. 즉 MOS 구조는 동작 원리가 축전기와 비슷하기 때문에 MOS capacitor라고 합니다. 이때 반도체 기판이 n형이면 NMOS, p형이면 PMOS라고 합니다.

Gate에 걸어주는 전압(V)을 Vg, 기판(Substrate)에 걸어주는 전압을 Vsub라고 표현합니다. 위 MOS capacitor에서는 Metal에 전압을 걸어서 축전기에 전기를 저장합니다. 그래서 Metal에 걸어주는 전압이 Vg입니다. 기판에 걸어주는 Vsub는 기준이 되는 전압인 0V (Ground, 접지)입니다.

 

금속(Metal) 은 전기가 잘 통합니다. 즉 원하는 곳에 원하는 전압을 걸어주기 위한 배선의 용도로 사용됩니다.

 

반도체(Semiconductor)는 어떤 물질을 얼마나 도핑하느냐에 따라 (n형 또는 p형) 전기적 성질을 조절할 수 있습니다. 즉 만들고자 하는 소자의 특성에 따라 전기적 성질을 조절할 수 있습니다.

 

그렇다면 산화막(Oxide)은 왜 사용하는 걸까요? 그 이유는 전류는 통하지 않으면서 전압만 전달할 수 있기 때문입니다. 특정 소자의 특정 위치에 전하 (e- 또는 h+)를 원하는 곳으로 이동시키고자 하는 것입니다. 만약 산화막이 없는 Metal-Semiconductor 구조였다면, 중간에 완충재 역할을 하는 산화막이 없어 계속 전류가 흐를 것입니다. 

---

2. MOSFET

현재 모든 반도체 칩에서 사용되고 있는 구조는, MOS capacitor를 변형시킨 MOSFET (Metal Oxide Semiconductor Field Effect Transistor)입니다. 위에서 언급한 MOS 구조를 변형한 것입니다.전기장(Field)에 의한 효과로 소자를 제어하므로, FET라는 약어가 추가로 붙게 되었습니다. MOS capacitor 구조에서 반도체 기판에 Source와 drain 이 새롭게 생겼습니다. N-MOSFET을 줄여서 NMOS, P-MOSFET을 줄여서 PMOS라 합니다.

Gate에 주는 전압을 조절하여 Source에서 Drain 쪽으로 전류가 흐르거나 흐르지 않도록 조절하게 됩니다. 기판이 무엇인지, 어떤 전압 극성을 거는지에 따라 이 MOSFET 구조의 특성이 바뀌게 됩니다. 

 

2-1. 결핍(Depletion) 

NMOS를 예시로 들어보겠습니다. Gate에 전압이 걸리지 않거나, 아주 약한 양의 전압(+)을 건다고 가정하겠습니다. P-substrate 에는 다수의 정공(h+)과 소수의 전자(e-)들이 돌아다니고 있습니다. Gate에 걸린 전압은 전자를 데리고 오지 못하거나, 아주 조금밖에 데려오지 못합니다. 전자는 정공이 대부분인 P-substrate를 뚫고 지나가지 못합니다. Source에서 Drain으로 전류가 흐르지 못하는 상태입니다.

2-2. 반전(Inversion)

이번엔 NMOS에 전자가 충분히 모일만큼의 전압을 건다고 가정하겠습니다. 비록 P-substrate 에는 소수의 전자(e-)가 있지만 전압이 강하기 때문에 많은 양의 전자가 Gate 쪽으로 이동하게 됩니다. 정공이 대부분인 P-substrate 안에서, 전자가 더 많은 N형 반도체 같은 부분이 생기게 됩니다. 이를 반전(Inversion)이라고 합니다. 그리고 이런 반전된 영역을 반전층 (Inversion layer)이라고 합니다. 

 

같은 N형 반도체끼리 붙어있기 때문에 Depletion 은 사라지고, 전자가 자유롭게 움직일 수 있는 통로가 생기게 됩니다. 반전층은 전류가 통하는 길이기도 하기 때문에 채널(Channel)이라고 부르기도 합니다.

 

이때, 전류가 흐르기 시작하는 전압을 문턱 전압(Threshold Voltage)라고 하며 Vt로 표현합니다.

---

3. MOSFET의 발전 방향

전기적으로 스위치의 역할을 하는 MOSFET은 크기를 줄이는 방향으로 점점 발전해 왔습니다. 왜 트랜지스터를 작게 만들면 무슨 장점이 있는지 얘기해보고자 합니다. 결론부터 말씀드리자면, 거의 모든 점에서 좋다 입니다.

 

첫 번째로, 저항이 감소합니다. 모든 물체는 저항을 가지고 있습니다. 저항이 감소한다는 것은 전기가 열에너지로 손실되는 양이 줄어든다는 것과 같은 의미입니다. 채널이 짧을수록 전류가 흘러야 하는 길이 짧아지고, 총저항이 감소하여 전력 효율을 증가시킬 수 있습니다.

두 번째로, 소자의 속도가 빨라집니다. 채널이 짧을수록 소스에서 드레인으로 가는 길이 가까워집니다. 짧은 시간에 원하는 전류를 원하는 곳으로 흘려줄 수 있다는 뜻이고 이는 소자의 속도를 더 빠르게 하는데 유리한 방향입니다.

 

첫 번째와 두 번째 장점은 서로 선순환을 이루는 구조를 가지고 있습니다. 속도가 빨라질수록 소자의 구동 시간이 짧아지고, 사용하는 전기의 양이 작아지게 됩니다. 그러면 전류에 의한 발열이 작아져서, 열에 의한 저항 증가를 방지할 수 있고 이는 빠른 소자 구동에 유리합니다. 대부분의 모바일 기기에서 열 관리를 중요하게 생각하는 이유가 여기에 있습니다. 한정된 배터리의 에너지 안에서 최대한 효율적으로 동작해야 하기 때문입니다.

 

세 번째로, 양산성이 증가합니다. 같은 웨이퍼 내에서 같은 공정 숫자로 더 많은 반도체 칩을 만들 수 있습니다. 이는 원가 감소의 측면에서 유리합니다. 또한 소자가 작을수록 더 적은 면적에 많은 MOSFET을 넣을 수 있어 성능 증가 측면에서도 유리합니다.

 

단점으로는, 연구개발비용과 생산비용의 증가가 있습니다. 하지만 양산성이 증가하면서 단점을 상쇄할 수 있으므로 파운드리 기업들은 소자 크기 감소에 적지 않은 투자를 하고 있습니다. 현재 판매 중인 제품 중에서 위와 같이 채널의 길이를 줄이는 방법으로 성능의 증가를 가져올 수 있는 사이즈는 약 180nm에서 14nm 정도로 보고 있습니다. 이를 레거시 공정이라고 합니다.  

---

4. MOSFET의 한계

작게 만들수록 장점이 대부분인 MOSFET이지만, 대략 14nm 정도까지를 레거시 공정이라고 하고 있습니다. 14nm 부근에서 채널의 길이를 줄이는데 한계가 왔기 때문입니다.

 

첫 번째로, 드레인에 걸리는 전압에 의한 결핍영역의 증가가 차지하는 비율이 매우 높아집니다. MOSFET이 컸을때는 크게 상관이 없으나, 결핍영역이 차지하는 비율이 소스-드레인간 거리에서 큰 비중을 차지하게 됩니다. 전압을 걸었을 떄 실질적인 유효 채널이 매우 크게 변하는 것 입니다. 이를 채널 길이 변조(Channel Length Modulation) 라고 하며, 소자를 원하는 특성대로 사용하는데 큰 걸림돌이 됩니다.

두 번째로, 누설전류가 증가합니다. 소스와 드레인간의 거리가 너무 가까워져서, 게이트에 전압을 걸지 않아도 드레인까지 건너가는 전자가 생기게 됩니다. 결핍영역이 가까워져서, 결핍영역을 통해서 전류가 흐르기도 합니다. 이를 누설 전류(Leakage current)라고 합니다. 전압을 걸지 않을때나 아주 조금만 걸어도 전류가 흘러버리기 때문에, 트랜지스터의 역할인 on/off 를 구분하는 기능을 제대로 하지 못하게 됩니다.

이런 단점을 보완하기 위해 14nm급 이후 제품부터는 3D 구조인 FinFET, Gate All Around 등의 구조가 도입되었습니다. 표에서는 10nm, 8nm, 7nm 등등 숫자가 줄어들지만 이는 실제 트랜지스터의 크기가 아닙니다. 3D 구조의 트랜지스터가 2D 구조로 변환했을 때 몇 nm 급 성능인지를 나타내는 지표가 되었습니다.

츨처 : 머니투데이